株式会社 システムデザイン研究所 http://www.k-sdl.com/ ja Copyright 2008 Fri, 10 Oct 2008 14:43:52 +0900 http://www.sixapart.com/movabletype/ http://www.rssboard.org/rss-specification サテライト大阪でセミナー開催 2009年3月16日（月）～17日（火）

サテライト大阪でセミナー開催 2009年3月16日（月）～17日（火）

高速化に対応する基板設計とノイズに対する考え方（２日間コース）　http://www.k-sdl.com/05/

]]> http://www.k-sdl.com/-200931617.php http://www.k-sdl.com/-200931617.php Fri, 10 Oct 2008 14:43:52 +0900 サテライト大阪でセミナー開催 2009年2月16日（月）

サテライト大阪でセミナー開催 2009年2月16日（月）

高速化に対応する基板設計とノイズに対する考え方（２日間コース）　http://www.k-sdl.com/05/

]]> http://www.k-sdl.com/-200921617.php http://www.k-sdl.com/-200921617.php Fri, 10 Oct 2008 14:39:14 +0900 サテライト大阪でセミナー開催 2009年1月16日（金）

サテライト大阪でセミナー開催 2009年1月16日（金）

高速化に対応する基板設計とノイズに対する考え方（1日間コース）　http://www.k-sdl.com/05/

]]> http://www.k-sdl.com/-200911516.php http://www.k-sdl.com/-200911516.php Fri, 10 Oct 2008 14:37:04 +0900 サテライト大阪でセミナー開催 2008年12月18日（木）～19日（金）

15.サテライト大阪でセミナー開催 2008年12月18日（木）～19日（金）

　　高速化に対応する基板設計とノイズに対する考え方（２日間コース）　http://www.k-sdl.com/05/

]]> http://www.k-sdl.com/-2008121819.php http://www.k-sdl.com/-2008121819.php Wed, 09 Jul 2008 12:59:00 +0900 関連書籍 工事中です。

]]> http://www.k-sdl.com/11/post-11.php http://www.k-sdl.com/11/post-11.php 11関連書籍 Wed, 13 Feb 2008 22:36:27 +0900 技術情報
JPCA1.jpg
JPCA2.jpg
JPCA3.jpg
JPCA4.jpg

◆関連記事サイト

Web BCN

asahi.com

日刊工ビジネスライン

Nikkei IT+PLUS

Nikkei Net

来場者が気になる技術・新商品・人気出展企業ランキング

プリント配線板設計システム

◆EMCナレッジベースアシストシステム

（株）ワイ・ディ・シーのプリント配線板設計CADシステム「CADVANCEαⅢ」において、高速高周波プリント配線板のEMC対応設計を支援することを目的として、（株）ワイ・ディ・シーが（株）システムデザイン研究所と共同で開発した、EMCナレッジベースアシストシステム。
本システムを使用することにより、CADVANCEαⅢに組み込まれている専門家のナレッジとノウハウを利用しながらEMCに対応した配線作業を進めることが可能となる。

◆ 高速高周波設計の問題点

現在では、高速高周波の基板設計を行う場合、配線長、等長配線などのコンストレイントを設定し、その設計ルールに従って設計を進めている。そして部品配置・配線を行った後、シミュレーションを行い、その結果、問題がある場合は再度配置・配線を見直すことになる。しかし、配置・配線のどこをどのように修正すれば良いのかすぐにはわからないのが現状であり、高速高周波の知識をもつ専門家に頼るしか方法がなかった。

◆ 開発コンセプト

高速高周波の基板設計を行う場合、コンストレイントを守っているだけでは正常に動作する基板は設計できないことはよく知られており、配線パターンの引き方やバイパスコンデンサの位置などの高周波に関するアートワーク的な知識が必要となってきている。本製品は、（株）ワイ・ディ・シーと（株）システムデザイン研究所との共同により、同社がもつナレッジ、ノウハウをCADVANCEαⅢの機能の中に組み込み、パターン設計中にEMCの問題点」をチェック、ガイドする機能としてEMCナレッジベースアシストシステムを開発した。これにより、設計コンストレイントと共にEMCナレッジベースアシストシステムを使用して設計を行うことで、プリント配線板設計者は専門家がもつナレッジ、ノウハウを利用しながら高速高周波に対応したパターン設計を行うことができる。従来は、パターン設計作業が終了した後に、シミュレーションを行って改良を繰り返していたが、配線パターン設計段階でEMCに対応した設計を行っておくことによって、シミュレーションを行う回数を減らすことが可能となり、設計期間が短縮される。（図１）

ナレッジベースアシスト1.jpg




















◆機能概要

同システムの機能としては、①リターンパスガイド、②電源ピンバイパスコンデンサ」接続ガイド、③バイパスコンデンサ自動配置、④インピーダンスチェック、⑤シールド面最適クリアランスアシスト、⑥シールド面安定化、などがある。この中から、いくつかの機能について詳しく紹介する。

◆ 機能紹介

●リターンパスガイド
高速信号配線には、リターン電流が流れる経路を確保しなければならない。このリターン電流経路が高速信号線と密に結合してないとノイズの発生原因となってしまう。
　ＥＭＣナレッジベースアシストにおけるリターンパスガイド機能とは、高速信号近傍の電源・グラウンドで、信号線に沿ったリターン経路が存在しているか否かをチェックし、ノイズの発生原因となる電流ループの発生箇所を視覚的に表示する機能である。
この機能を利用することにより、設計者は現在配線している高速信号線のリターン経路が確保できているか否かを意識しながら、配線パターンの引き回しを検討することが可能になる(図２)。
ナレッジベースアシスト2.jpg






















　特徴は、①理想の内層ベタ面を定義する必要がなく、多層基板だけではなく片面・両面基板の解析も可能、②リターン電流によるループ経路面積から電界強度を計算、③高速信号経路だけではなく電源供給部品も含めた電流ループ評価を行う、など。
●バイパスコンデンサ自動配置
　ＩＣに必要となるバイパスコンデンサを自動配置する機能である。高速で動作をするＩＣにおいては、バイパスコンデンサを入れる位置が非常に重要となる。ＩＣの電源・グランドピンの位置関係を見て、ナレッジを基に実装面も考慮しながら、最適な位置にバイパスコンデンサの自動配置を行う。電源ピンに対してバイパスコンデンサが不足している場合には、自動でバイパスコンデンサの追加も行う(図３)。
ナレッジベースアシスト3.jpg














　特徴は、①ＩＣの電源ピン、グラウンドピンの位置関係から最適な位置へバイパスコンデンサを自動配置、②ＩＣからの高速信号ネットの引き出しを考慮して配置面・配置位置を決定、など。
●シールド面安定化
　通常、シールド面はビアを作成し、グラウンド面に接続するが、ただ等間隔にビアを打っているだけではノイズを抑えることはできない。このシステムにおけるシールド面安定化機能では、ビアを作成するべき場所をナレッジに従って自動検出し、必要な場所にビアを自動発生する(図４)。
ナレッジベースアシスト4.jpg
















　特徴は、①指定された間隔で単純にビアを発生するのではなく、シールド面の形状を自動認識しノイズが発生しやすい箇所にビアを自動発生、②障害となる既存のパターンを押し退けてビアを発生、など。

◆おわりに

本稿で紹介した機能以外にも（株）ワイ・ディ・シーでは現在数多くのＥＭＣナレッジベースアシストの機能を検討しており、今後も順次機能強化を図っていく計画だ。　ＥＭＣ問題への対応は、今後とも設計者に求められ続ける課題である。これらの課題を解決するために、（株）ワイ・ディ・シーでは、様々な設計ツールを提供することにより今後も設計工程全体を最適化する設計手法の提案を行っていく。＜請求番号　Ｃ５０１８＞ ]]> http://www.k-sdl.com/09/post-6.php http://www.k-sdl.com/09/post-6.php 09技術情報 Wed, 13 Feb 2008 15:27:31 +0900 関連リンク先

関連セミナー

◆株式会社ワイ・ディ・シー
http://www.ydc.co.jp/seminar/index.html

◆CQ出版主催エレクトロニクス・セミナー
http://it.cqpub.co.jp/eSeminar/

◆アナログ技術情報ネットワーク
http://www.analog-technology.com/

◆ELISNET
http://www.elisnet.or.jp/index.cfm

◆雇用・能力開発機構　高度ポリテクセンタ
http://www.apc.ehdo.go.jp/

◆長野県工業技術総合センター 情報技術部門
http://www.nagano-it.go.jp/joho/index.html

◆長野県電子回路技術研究会 高速回路基板設計技術分科会
http://www.kairoken.jp/work/h20/subcommittee_1st.html

◆（社）エレクトロニクス実装学会
http://www.e-jisso.jp/

◆低ノイズ実装研究会
http://valkyr.elcom.nitech.ac.jp/~wlab/EMC/index.htm 

関連書籍

◆高速ディジタル回路実装ノウハウ
高速信号を確実に伝送する基板設計とノイズ対策
久保寺　忠　著

◆プリント基板設計指南7か条　安定・確実に動作する電子回路を実現するために・・・
トランジスタ技術　2005年7月号別冊付録　非売品を￥４００+送料でお譲り致します。
ご希望の方は、eメールにてお申し込み下さい。お申し込み E-mail:sales@k-sdl.com

７箇条1.jpg

お勧めノイズ関連書籍 

]]> http://www.k-sdl.com/10/post-7.php http://www.k-sdl.com/10/post-7.php 10関連リンク先 Fri, 11 Jan 2008 17:11:53 +0900 国際貢献 工事中です。 http://www.k-sdl.com/08/post-5.php http://www.k-sdl.com/08/post-5.php 08国際貢献 Tue, 08 Jan 2008 17:03:25 +0900 業務内容 プリント基板設計

「弊社では、高速回路を安定に動作させるとともに、お客様のご要求に応じた様々な規格に対して十分なマージンを持ち、さらに外部から進入するノイズの耐性を向上させるための様々なノウハウを持っています。コンサルティング、ハードウエア（ソフトウエア）設計などをビジネスの一方の軸にしており、それらの活動で得た成果をパターン設計に活かしていることが大きな強みです。
また、弊社はコンサルティング、セミナーでお馴染みの久保寺が社長を務める会社です。日々、久保寺の下、高速化・ノイズ耐性等について指導を受け、研究を重ねながら、常に高レベルの技術で業務に取り組んでいる社員が設計を担当しております。
商品開発の初期から最終工程まで全ての工程で設計力を発揮、数々の実績を残しております。

どのような小さな問題でも、まずはご相談ください。

パターンの設計品質を確認するため伝送線路解析を行う

開発の初期段階で伝送線路解析を行い、回路や配線の不整合による信号波形の乱れを低減することは、いまや常識となりました。シミュレータによる事前確認は、放射ノイズ低減、回路の誤動作防止に寄与し、対策時間、デバッグ時間の短縮が結果的に試作回数低減、市場導入時期を早めるなど、様々な利点を生みます。
基板を設計する際、問題になりそうな配線、部品などを事前に抽出しておき、パターン設計を行いながら同時にシミュレータで問題の有無を確認し、問題があればお客様に相談しながら基板設計を進めていきます。私たちは、パターンの設計品質を確認するため、伝送線路シミュレータを活用しています。

また、現在シミュレータを保有されている方の中で、使い方などお悩みになっていることがありましたら是非ご相談ください。

基板設計の実績

基板構成

１，貫通 片面基板～12層基板
２，6層～10層 IVH,ビルド基板
３，チップonVIA基板

上記は実施例です。それ以上の層についてはご相談ください。

基板仕様

１，高速基板（SDRM～DDR2、PCI Express、その他画像系）
２，高電圧基板（電源基板、モーター基板）
３，低ノイズ基板

基板設計例

電話・デジカメ・ノートパソコン・業務用ビデオ・複合機・医療機器・FAX電話・工業用ロボット・車載機器

ノイズ対策支援コンサルティング

開発の都度、問題を起こしていませんか？ノイズや誤動作でお困りではありませんか？何がノイズや高速化の障害になっているか解らない。「何か良い手は無いか？」と探している設計者の方。あります！大丈夫です！弊社におまかせ下さい！！回路設計者、プリント基板設計者、システム開発者の教育支援。


各種測定

ノイズのコンサルティングでは、システム全体から発生する放射ノイズ（おもに遠方界測定）、基板など限定した部位から放射される電磁界ノイズ（近傍電磁界測定）等の結果をもとに、ノイズ源を特定し、できるだけコストを上げずに対応できる方策をご提案致します。外部から進入する様々なノイズ（静電気、端子）等についても同様に対応致します。弊社の特徴は、これらの測定を基板設計者自身が行えることにあります。システムまたはプリント基板から発生する（または誤動作する）部位を特定し、問題を設計者自身が理解することによって、確実なノイズ対策、および次の商品開発に活かせる設計ルールの提案につながると考えております。

測定6.jpg
測定1.jpg
　
測定7.jpg
　
測定4.jpg
測定・評価のみの業務も承っております。
「測定した結果からどうすればいいか解らない・・・」
「測定はしたいが時間がないから誰か変わりに測定してくれないか・・・」
「高額な正式サイト測定で問題が出たら困るので一度状況確認したいが・・・」
など様々な状況に対応させていただきます。お困りの際はご一報を・・・sales@k-sdl.com]]> http://www.k-sdl.com/03/post-4.php http://www.k-sdl.com/03/post-4.php 03業務内容 Thu, 20 Dec 2007 17:26:26 +0900 セミナー情報

高速信号を扱うプリント基板やシステムを設計する場合、ある程度の知識があれば一度で動作する基板を設計することができるかも知れません。
しかし、様々な高速回路を問題なく動作させるには、回路、デバイスの動作など他にも知っておかなければならないことが沢山あります。ようやく動作した、さて次はノイズ評価。ここでまた気が滅入る電子技術者のなんと多いことか。
製品を前にノイズ対策読本を読みふけり、学校でもこれほど真剣に勉強したことがないほど努力したのに、ノイズは一向に低減しない。こういった皆さんが設計したシステム、プリント基板を見ると、実はいくつかの共通した問題に気がつきます。セミナーでは、この問題点を徹底解明しノウハウを伝授します。悩む前にまず受講して、是非技術を習得してください。
弊社ではさまざまな分野において、各レベルに応じたセミナーを開催しております。

セミナー

高速化に対応する基板設計とノイズに対する考え方(2日間コース)

講師 久保寺 忠
対象者 ・プリント基板の設計経験があり、これから高速回路の設計をはじめようとしている基板設計者
・プリント基板の設計を実際に行っていて、高速化やノイズ対策の要求に対応するために、基礎的な勉強をしたい方
・回路設計者の方で、ノイズ対策に頭を悩ませたくない方(設計段階で手を打ちたいと考えている方)
・新たなビジネスチャンスとして、高速回路設計やノイズ対応技術について広く知りたい方
・ノイズ対策について様々なノウハウをお持ちの方で、知識を体系的に整理したい方
カリキュラム 1.高速化動向と現状の問題点
　(1)CPU，メモリなどデバイスの高速化動向
　(2)システム設計の高速化への対応と問題

2.ノイズの発生メカニズムを基本から考える
　(1)ノーマルモードとコモンモード電流，
　(2)ループ面積・動作周波数・立ち上がりと放射ノイズの関係など基本の説明
　(3)簡単な基板モデルで説明

3.デバイス(LSI，コンデンサなど)の効果的な使い方
　(1)LSI，積層セラミックコンデンサ
　(2)チップインダクタの構造
　(3)特性値の読み方
　(4)ノイズにあわせた効果的な使い方

4.高速化と低ノイズを両立させるプリント基板設計法
　(1)リンギングの原理
　(2)インピーダンスの整合，終端法
　(3)高速動作におけるクロストークの問題
　(4)実例の紹介

5.安定した電源・グランドの設計
　(1)電源・グランド層とノイズの関係
　(2)パスコンの最適化(ASICへの応用)
　(3)BGAの電源・グランド設計

●参加される方は，関数電卓をお持ちください。
開催日 2008年12月18日（木）－19日（金）→ 募集中です。
2009年1月16日（金）→ 募集中です。
2009年2月16日（月）→ 募集中です。
2009年3月16日（月）－17日（火）→ 募集中です。
時間 10:00~17:00　(9:30開場)
場所 （株）システムデザイン研究所 サテライト大阪 （茨木市元町）
募集人員 10名
費用 5万円／人　2日間コース
2万5千円／人　1日コース
お知らせ
２日間コースに加えて、東京とサテライト大阪で、それぞれ一日コースのセミナー開催も予定しております。

EMC設計技術実践講座(６回コース）

題名 EMC設計技術実践講座
副題 実際に基板設計、試作、ノイズ測定などを行いながらノイズの少ない基板、誤動作を起こしにくい基板の設計法をマスターしていきます。
講師 久保寺 忠
日時 未定
場所 （株）システムデザイン研究所 サテライト大阪 （茨木市元町）
募集人員 10名
期間 6ヶ月間
月１回、１日
費用 10万円 （基板試作、測定費用は別途）

システムデザイン研究所　サテライト大阪では、平日設計業務でお忙しい方のために週末のセミナーも開催できます。ご希望の方は、ご連絡下さい。平日は業務に邁進し、週末はセミナーでスキルアップしましょう。
皆様のご参加をお待ちしております。

詳細はお問い合わせください。
お申し込み E-mail:sales@k-sdl.com

受講料お支払いは下記銀行に、振込み手数料はお客様ご負担でお願い致します。
入金確認後に受講証を郵送致します。尚、銀行振り込み控えをもって領収書に替えさせて頂きます。
また、お申し込みの際、受講証をお送りするご住所の記載もお願い致します。
【取引銀行】
　　　　三菱東京ＵＦＪ銀行　海老名支店　普通　1190579
　　　　　　口座名　カ）システムデザインケンキュウジョ

お申し込み完了後の返金はご容赦願います。都合により参加出来ない方は、ご相談ください。

    ]]>     http://www.k-sdl.com/05/post-2.php http://www.k-sdl.com/05/post-2.php 05セミナー情報 Thu, 20 Dec 2007 17:25:47 +0900     採用情報 正社員（新卒、中途）
    資格 高等学校卒業以上の男女
    募集職種 パターン設計者、回路設計者(ディジタル、アナログ)、ノイズ対策経験者
    休日休暇 完全週休２日制（土、日、祝日）、お盆、年末年始、慶弔
    待遇 交通費：全額支給
    賞与：年2回
    各種社会保険完備
    勤務地 本社：神奈川県海老名市
    サテライト大阪：大阪府茨木市
    福利厚生 社員旅行あり（19年度：北海道旅行）
    募集に関するお問い合わせ 下記のE-Mail にてお申し込み下さい。
    （申し込みの際、略歴をお知らせ下さい。）
    後日、面接日をご連絡いたします。

    お客様に満足していただける仕事を第一に考えておりますので、 仕上がったときの達成感とお客様に喜んでいただいたという感動はあなたの生涯忘れられない心の財産となることでしょう。セミナーやコンサルタントで活躍しております久保寺社長のもとで指導を受け、スキルアップしましょう。少人数でアットホームな職場です。やる気のある方、男女問わず応募お待ちしています。

    お問い合わせ

    株式会社システムデザイン研究所 E-Mail 　sales@k-sdl.com

    ]]>     http://www.k-sdl.com/06/post-3.php http://www.k-sdl.com/06/post-3.php 06採用情報 Thu, 20 Dec 2007 17:25:45 +0900     アクセスマップ

    本社

    サテライト大阪

    ]]>     http://www.k-sdl.com/04/post-1.php http://www.k-sdl.com/04/post-1.php 04アクセスマップ Thu, 20 Dec 2007 17:22:04 +0900     会社概要 会社概要
    名称 株式会社システムデザイン研究所
    所在地 本社
    神奈川県海老名市国分南1－3－12
    ラスティックビル301号
    TEL：046－206－4746
    FAX:046－234－1727    		 サテライト大阪
    大阪府茨木市元町1番13号
    グレート元町ビル3F
    TEL：072－620－6623
    FAX:072－620－6659
    代表取締役 久保寺 忠
    資本金 1,000万円
    会社設立 2006年12月18日
    事業内容 電子製品のノイズ対策支援コンサルティング
    プリント基板設計およびシミュレーション支援
    ノイズ対策部品の開発、販売
    プリント基板用検査装置の開発、販売
    回路設計者、プリント基板設計者、システム開発者の教育支援（セミナー）
    取引銀行 三菱東京UFJ銀行海老名支店、横浜銀行大口支店

    企業理念

    私たちが目指すこと

    理念

    失敗を恐れず、常に新しい価値を求め挑戦する。 新技術をもって世の中の役に立てることを喜びとする。

    お客様にご満足頂いてこそ、真の喜びが生まれる。苦しいときこそお客様の喜ぶ姿を思い描き努力する。

    自分を大切にすることから、周囲にも気を配ることができる。自分ひとりでは何もできないことを心に刻む。

    社長挨拶

    代表取締役　久保寺　忠

    社長.jpg

    システムデザイン研究所は2006年12月に電子製品のノイズ対策を主体としたコンサルティング、およびプリント基板設計をビジネスの中核として設立致しました。 近年、ネットワーク技術の急速な進展に伴い、電子製品にも高機能化、高速化への要求が高まっています。これらのニーズに対応するため、電子技術の分野ではLSIを中心にさらなる高速化、低電力化など様々な技術開発が進められており、プリント基板、基板間を接続する配線、筐体の設計等についても、LSI の機能を 100%発揮させ（誤動作を起こさず）、不要なノイズを出さない、進入するノイズで誤動作しない など、今まで以上に高度な設計技術が必要となっています。 高速信号を扱うシステムを開発する場合、ある程度の知識があれば問題なく動作させることができるかも知れません。ただし、経験に頼っている技術者にとっては、システムに電源を入れる瞬間は祈るような気持ちだと思います。問題なく動作すれば自分のおかげ、不幸にも動作しなければ基板設計やシステム設計者のせいにするしかありません。何と不幸なことでしょうか。 高速回路を問題なく動作させるには、最新規格、高速化に対応した回路設計技術、デバイスの特性や扱い方など、様々な技術を知っておかなければなりませんが、日々の業務で追われている現場の皆様にとっては、勉強する時間をとること自体が難しいかも知れません。 こういった皆様に対して、様々な場面でお役に立てることが私たちの何よりの喜びです。 単に基板設計を行うだけでなく、基板設計者の技術レベル向上に役立つ CAD 開発を側面から支援する （大手 CAD ベンダーと技術提携しています） 単にノイズ対策を行うだけでなく、プリント基板や配線の構造に新たな技術を付加して大幅なノイズ低減を実現する （大手のノイズ対策部品メーカーと技術提携しています） 単なるコンサルティングだけでなく、皆様自身の力で設計技術を向上させていくためのプロセスをご支援させていただく （様々なセミナーの経験と実績を皆様にお役立て頂きたい） これらは私たちシステムデザイン研究所のアクティビティのほんの一例です。 皆様のお役に立てるよう、社員一丸となって更なる技術向上に努めてまいります。

    略歴

    • 1970年 日大 卒
    • 日本電気、日本マランツを経て
    • 1980年～2000年 富士ゼロックス(株)
    • 1993年よりEMC対応設計の研究を行う。
    • 2001年 株式会社 図研
    • 2002～2006 日本フェンオール(株)
      システム設計、ノイズ設計、コンサルティングなど
    • 2006.12.18 (株)システムデザイン研究所設立

    技術提携

    • 株式会社 ワイ・ディ・シー
      基板設計用CADのソフト開発支援および販売
    • NECトーキン株式会社
      ノイズ対策のための新たな技術開発、導入
    • ルネサステクノロジ株式会社
      ルネサス製品をお使いのお客様に対するコルンサルティング
    ]]>     http://www.k-sdl.com/02/d.php http://www.k-sdl.com/02/d.php 02会社概要 Thu, 20 Dec 2007 16:55:20 +0900     トップページへ ]]> http://www.k-sdl.com/01/post.php http://www.k-sdl.com/01/post.php 01トップページ Thu, 18 Jan 2007 13:42:15 +0900