ESDを「大きな電流が流れ込む現象」としてだけ見ていると、原因を見誤ることがあります。放電の最初の1ns（1stピーク）では、まだ電流は流れていません。そのときエネルギーがあるのは、表層（L1）とグラウンド層（L2）の間の誘電体の中です。
誤動作するかどうかの差は、このエネルギーを侵入口の近くに閉じ込められるか、基板全体に広げてしまうかで生まれます。
同じ回路なのに、結果が違う
回路も基板の構成もほとんど同じ2枚の基板に、USBコネクタからESD（静電気放電）を印加しました。結果は次のとおりです。
| ＋側 | −側 | |
|---|---|---|
| 基板1 | +11kV | −14kV |
| 基板2 | +4kV | −4kV |
ESD耐性の結果（2026年8月25日 セミナー資料 4.3）
＋側で比べると、約3倍の差です。部品も回路もほぼ同じなのに、なぜこれほど違うのでしょうか。
こうした「回路や基板構成がほぼ同じにもかかわらず、ESD耐性に大きな差が生じる」事例は、低ノイズ実装研究会の回路・基板設計セミナーを通じて、数多く見てきました。
一般的な対策が効かないのは、なぜ？
ESDで誤動作すると、まず思いつくのは次のような対策です。
- 銅箔を追加する
- ノイズ対策シートを貼る
- パスコンを追加する
ところが実験では、これらの一般的な対策では十分な効果が得られないことが分かりました。
そうとは限りません。大切なのは太さそのものより、どの層の間にエネルギーを閉じ込めるかと、層ごとのグラウンドがどうつながっているかです。グラウンドは平面だけでなく、断面でも見る必要があります。
ここで立てる仮説は、「ESDを電流の流れとしてだけ見ているから、打ち手を外している」というものです。信号と同じく、ESDも電界と磁界が組み合わさった電磁波として基板を伝わります。電流の向きを追うだけでは、見えないものがあります。
基板の上で何が起きているかを見る
ESDスキャナで、2枚の基板の表層（L1）と裏面（L4）の近傍磁界を見ました。1stピークの時点の分布です。
差は、グラウンドのつながり方に出た
どちらもESDの侵入口であるUSBコネクタの周辺で強くなっています。
2枚の差は、侵入口であるUSBコネクタ周辺のアートワーク、つまり各層のグラウンドのつながり方に表れていました。
ESDの気持ちになって、時間軸で考える
ESDは一瞬で終わる現象に見えますが、時間を追って分けると、起きていることがまったく違います。
1stピーク：まだ電流はない
電荷が静電ガンから基板に侵入し、グラウンド電位が急変します。すぐ近くのグラウンドとの間に電界が発生し、誘電体（ガラスエポキシなど）が誘電分極して、変位電流が生まれます。エネルギーはL1とL2の間の誘電体にあり、まだ導体に電流は流れていません。
2ndピーク：電流と電磁波になって広がる
電界の急激な変化が磁界を生み、導体に電流が流れます。リターン電流、共振、スルーホールやハーネス、シールドが応答し、基板全体に広がります。電源パターンや細いグラウンド、弱そうなLSIが狙いどころになります。
放電は終わっても、電荷は移動中
電荷の再分布と減衰。誘電体はゆっくり元に戻ります。グラウンドパターンが少ない基板には、電荷が隠れる場所があります。
元に戻るまで、時間がかかる
FR4に誘電分極が残り、プレーンには残留電荷が残ります。電位の分布は完全には元に戻りません。
回路理論では、電磁気学では
高電圧のサージ電流が流れ込む。電流の経路を追い、グラウンドを太くしてインピーダンスを下げる。
電荷 → 電界 → 誘電分極 → 変位電流 → 磁界 → 導体電流。1stピークではエネルギーは誘電体の中にあり、それを広げないことが鍵になる。
どちらの見方も間違いではありません。ただ、1stピークでは誘電体による変位電流の存在が無視できないため、電流の流れる方向だけを見ていても解決できないことが多いのです。
では、どう設計するか
時間軸で分けると、対策も3つに分かれます。
- ESDの印加部を中心にスルーホールを打ち、層間のグラウンド面で発生する電界レベルを下げる（等電位化）
- L1-L2の層間を薄くし、エネルギーを誘電体の中に閉じ込める
- グラウンドパターンに鋭角部を作らない（避雷針と同じ効果になる）
- 閉じ込める層間のグラウンドパターンは、できるだけ太くする
- パターン間にグラウンドパターンを入れ、電位差を少なくする
- ESDに弱いIC・信号は、できるだけ侵入部から離す
- LSIのグラウンド端子間の電位差を少なくする。電源-グラウンド端子のできるだけ近くにパスコンを入れる
- ESDのエネルギーのルートを決めて設計する（Poyntingベクトル＝電界×磁界）
- エネルギーが進むところに、グラウンド分離やスロットを入れない
- アートワークのレベルで、各層のグラウンドのつながりを再確認する
- スルーホールが適切に打たれているかを見る
- ESDの印加後に、適切に除電できているかを確かめる
この現象、あなたの基板ではどうでしょうか？
「1回目はOKだったのに、2回目はNG」「対策したのに、効いたり効かなかったりする」。そんな基板には、誘電体や銅箔の表面に電荷が残っているのかもしれません。
記事を読んで浮かんだ疑問は、そのまま持ち込んでください。
久保寺 忠株式会社システムデザイン研究所 代表取締役
1948年 神奈川県生まれ。1970年 日本大学卒業。日本マランツで通信機器・自動演奏ピアノの設計、富士ゼロックスでCOB・MCMなどの実装技術開発とEMC対応技術開発に携わる。図研、日本フェンオール（PWBA事業企画室）を経て、2006年に株式会社システムデザイン研究所を設立。著書『高速ディジタル回路実装ノウハウ 高速信号を確実に伝送する基板設計とノイズ対策』。
この記事の実験条件
| 実施 | 株式会社システムデザイン研究所 |
|---|---|
| 基板 | 4層（L1〜L4）。回路・構成がほぼ同じ2枚（基板1・基板2） |
| ESDの侵入口 | USBコネクタ |
| 近傍磁界 | ESDスキャナ（MWF）でL1・L4を測定 |
| 電流分布 | 電磁界シミュレーション（S-NAP）で112MHz・990MHzの電流分布を比較 |
| 出典 | 2026年8月25日 セミナー「ESD対策で見えてきた回路（基板）設計時に考慮すべきポイント」 |